(1) Japanese Patent Application Laid-Open No. 2002-43566 (2002) "Semiconductor Device and Method of Manufacturing the Same"

The following is the extract relevant to the present invention:

5

10

A gate insulating film 12 is formed on a silicon substrate 11, and then an SiGe layer 13 is formed on the gate insulating film 12. Thereafter, an Si layer 14 is formed on the SiGe layer 13 while keeping the Si layer 14 in an amorphous state. Ions of Boron are implanted into the SiGe layer 13 via the Si layer 14 kept in an amorphous state, and then the SiGe layer 13 and the Si layer 14 are patterned to form a gate electrode 15.

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号 特開2002-43566

(P2002-43566A)

(43)公開日 平成14年2月8日(2002.2.8)


| (51)Int.C1. | 識別記号 | FΙ | テーマコード (参考) |
|-------------|-----------------------------|------------|-----------------------|
| H01L 29/78 | | H01L 21/28 | 301 A 4M104 |
| 21/28 | 301 | 29/78 | 301 G 5F040 |
| 21/8238 | | 27/08 | 321 D 5F048 |
| 27/092 | • | 29/62 | G |
| 29/43 | | ·. | |
| | | 審査請求 | 未請求 請求項の数24 OL (全18頁) |
| (21)出願番号 | 特願2000-226559(P2000-226559) | (71)出願人 | 000005821 |
| | 13,000 | | 松下電器産業株式会社 |
| (22)出願日 | 平成12年7月27日(2000.7.27) | | 大阪府門真市大字門真1006番地 |
| | | (72)発明者 | 久保 裕子 |
| | | | 大阪府高槻市幸町1番1号 松下電子工業 |
| | | | 株式会社内 |
| | | (72)発明者 | 米田 健司 |
| | | | 大阪府高槻市幸町1番1号 松下電子工業 |
| | · | | 株式会社内 |
| | | (74)代理人 | |
| | | | 弁理士 前田 弘 (外7名) |
| | • | | , · |
| | | | 最終頁に続く |
| | | <u> </u> | |

(54)【発明の名称】半導体装置及びその製造方法

(57)【要約】

【課題】 ゲート電極にドープされた不純物が半導体基 板にしみ出す事態を防止できるようにする。

【解決手段】 シリコン基板11上にゲート絶縁膜12 を形成した後、ゲート絶縁膜12上にSiGe層13を 成膜し、その後、SiGe層13上にSi層14をアモ ルファス状態で成膜する。アモルファス状態のSi層1 4を介してSiGe層13にポロンをイオン注入した 後、SiGe層13及びSi層14をパターン化してゲ ート電極15を形成する。



BEST AVAILABLE COPY

【特許請求の範囲】

【請求項1】 半導体基板上にゲート絶縁膜を介して形成されたゲート電極を備え、

前記ゲート電極は、シリコンゲルマニウム層と、該シリコンゲルマニウム層の上に形成された上部シリコン層と を有することを特徴とする半導体装置。

【請求項2】 前記ゲート電極は、前記シリコンゲルマニウム層の下に形成された下部シリコン層をさらに有していることを特徴とする請求項1に記載の半導体装置。

【請求項3】 前記ゲート電極は、前記上部シリコン層 10 の上に形成された金属層をさらに有しており、

前記ゲート電極の上にシリコン窒化膜が形成されている ことを特徴とする請求項1に記載の半導体装置。

【請求項4】 前記ゲート電極と前記シリコン窒化膜との間に絶縁層が形成されていることを特徴とする請求項3に記載の半導体装置。

【請求項5】 半導体基板上にゲート絶縁膜を介して形成されたゲート電極を備え、

前記ゲート電極は、アモルファス状態で成膜されたシリコンゲルマニウム層を有することを特徴とする半導体装 20 置。

【請求項6】 前記ゲート電極は、前記シリコンゲルマニウム層の上に形成された金属層をさらに有しており、前記ゲート電極の上にシリコン窒化膜が形成されていることを特徴とする請求項5に記載の半導体装置。

【請求項7】 前記ゲート電極と前記シリコン窒化膜との間に絶縁層が形成されていることを特徴とする請求項6に記載の半導体装置。

【請求項8】 前記シリコンゲルマニウム層の下面近傍 部分におけるゲルマニウムの濃度は、前記シリコンゲル 30 マニウム層の下面近傍部分以外の他の部分におけるゲル マニウムの濃度と比べて低いことを特徴とする請求項1 又は5に記載の半導体装置。

【請求項9】 前記シリコンゲルマニウム層はボロン又はリンを含むことを特徴とする請求項1又は5に記載の 半導体装置。

【請求項10】 前記ゲート電極の上に絶縁層を介して シリコン窒化膜が形成されていることを特徴とする請求 項1又は5に記載の半導体装置。

【請求項11】 前記ゲート電極は、デュアルゲートを 40 有するMOSトランジスタの少なくとも1つのゲート電極を構成することを特徴とする請求項1又は5に記載の 半導体装置。

【請求項12】 半導体基板上にゲート絶縁膜を介してシリコンゲルマニウム層を成膜する工程と、

前記シリコンゲルマニウム層の上にアモルファス状態で 上部シリコン層を成膜する工程と、

前記シリコンゲルマニウム層及び上部シリコン層をバターン化してゲート電極を形成する工程とを備えていることを特徴とする半導体装置の製造方法。

【請求項13】 前記シリコンゲルマニウム層を成膜する工程の前に、前記ゲート絶縁膜の上に下部シリコン層を成膜する工程をさらに備えており、

前記ゲート電極を形成する工程は、前記下部シリコン層 をパターン化する工程を含むことを特徴とする請求項1 2に記載の半導体装置の製造方法。

【請求項14】 前記上部シリコン層を成膜する工程と前記ゲート電極を形成する工程との間に、前記上部シリコン層の上に金属層及びシリコン窒化膜を順次形成する工程をさらに備えており、

前記ゲート電極を形成する工程は、前記シリコン窒化膜をパターン化した後、パターン化された前記シリコン窒化膜をマスクとして前記金属層をパターン化する工程を含むことを特徴とする請求項12に記載の半導体装置の製造方法。

【請求項15】 前記金属層及びシリコン窒化膜を順次 形成する工程は、前記金属層と前記シリコン窒化膜との 間に絶縁層を形成する工程を含むことを特徴とする請求 項14に記載の半導体装置の製造方法。

0 【請求項16】 半導体基板上にゲート絶縁膜を介して アモルファス状態でシリコンゲルマニウム層を成膜する 工程と、

前記シリコンゲルマニウム層をバターン化してゲート電極を形成する工程とを備えていることを特徴とする半導体装置の製造方法。

【請求項17】 前記シリコンゲルマニウム層を成膜する工程と前記ゲート電極を形成する工程との間に、前記シリコンゲルマニウム層の上に金属層及びシリコン窒化膜を順次形成する工程をさらに備えており、

前記ゲート電極を形成する工程は、前記シリコン窒化膜をパターン化した後、パターン化された前記シリコン窒 化膜をマスクとして前記金属層をパターン化する工程を 含むことを特徴とする請求項16に記載の半導体装置の 製造方法。

【請求項18】 前記金属層及びシリコン窒化膜を順次 形成する工程は、前記金属層と前記シリコン窒化膜との 間に絶縁層を形成する工程を含むことを特徴とする請求 項17に記載の半導体装置の製造方法。

【請求項19】 前記シリコンゲルマニウム層を成膜する工程は、シリコンを含む第1のソースガス及びゲルマニウムを含む第2のソースガスを用いると共に、前記第1のソースガスと前記第2のソースガスとの混合比率を経時変化させることによって、前記シリコンゲルマニウム層の下面近傍部分におけるゲルマニウムの濃度を、前記シリコンゲルマニウム層の下面近傍部分以外の他の部分におけるゲルマニウムの濃度と比べて低くする工程を含むことを特徴とする請求項12又は16に記載の半導体装置の製造方法。

【請求項20】 前記シリコンゲルマニウム層はポロン 50 又はリンを含むことを特徴とする請求項12又は16に

1

記載の半導体装置の製造方法。

【請求項21】 前記シリコンゲルマニウム層にポロン 又はリンをイオン注入する工程をさらに備えていること を特徴とする請求項12又は16に記載の半導体装置の 製造方法。

【請求項22】 前記シリコンゲルマニウム層を成膜す る工程は、シリコンを含むガス、ゲルマニウムを含むガ ス、及びボロン又はリンを含むガスを用いて、ボロン又 はリンを含む前記シリコンゲルマニウム層を成膜する工 程を含むことを特徴とする請求項12又は16に記載の 10 半導体装置の製造方法。

【請求項23】 前記ゲート電極の上に絶縁層を介して シリコン窒化膜を形成する工程をさらに備えていること を特徴とする請求項12又は16に記載の半導体装置の 製造方法。

【請求項24】 前記ゲート電極は、デュアルゲートを 有するMOSトランジスタの少なくとも1つのゲート電 極を構成することを特徴とする請求項12又は16に記 戯の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ゲート電極を備え た半導体装置及びその製造方法に関する。

[0002]

【従来の技術】近年、半導体素子の微細化又は高集積化 の急速な進展に伴って、デュアルゲートCMOSFET が広く利用されるようになってきた。

【0003】以下、従来の半導体装置について、デュア ルゲートCMOSFETのうちのpチャネルMOSFE Tを例として、図11を参照しながら説明する。

【0004】図11に示すように、シリコンからなる半 導体基板1上にゲート絶縁膜2を介して多結晶シリコン からなるゲート電極3が形成されている。ゲート電極3 には、通常、不純物として例えばボロン(B)がイオン 注入によりドープされている。このとき、ゲート電極3 におけるボロンの濃度分布がゲート電極3の上面近傍部 分にピークを持つと共にポロンがゲート絶縁膜2を通し て半導体基板 1 に突き抜けることのないように、ゲート 電極3となる多結晶シリコンに対するポロンのイオン注 入は十分に低いエネルギーで行なわれる。

【0005】ところで、ゲート電極3となる多結晶シリ コンにポロンを注入した後、該多結晶シリコンに対して 熱処理が行なわれると、該多結晶シリコン中のポロンは 半導体基板1に向かって拡散する。前記の熱処理の条件 が不適切な場合、多結晶シリコン中のポロンはゲート絶 縁膜 2 を通り抜けて半導体基板 1 にしみ出し、その結 果、半導体基板1における不純物濃度が変化して索子特 性が劣化してしまう。また、ポリメタルゲート電極を形 成するための金属層を多結晶シリコン上に形成した後に ハードマスクとなるシリコン窒化膜を堆積して熱処理を 50 ム原子によるクロスコンタミネーション(半導体基板又

行なう場合、又は、サイドウォールとなるシリコン窒化 膜をゲート電極3上に堆積して熱処理を行なう場合等に は、半導体基板1へのポロンの著しいしみ出しが検出さ れる。

【0006】そこで、半導体基板1へのポロンのしみ出 しを抑制するために、ゲート絶縁膜2として、ポロンの しみ出し阻止能力を有するシリコン酸窒化膜を採用する 等の工夫がなされている。

[0007]

【発明が解決しようとする課題】しかしながら、ゲート **絶縁膜2としてシリコン酸窒化膜を用いた場合にも、ポ** ロンのしみ出しを十分に抑制することはできず、特に、 デバイスの高性能化に伴ってシリコン酸窒化膜が極薄化 (例えば3nm以下) した場合には、ボロンのしみ出し 抑制効果はほとんど期待できなくなるという問題点があ った。

【0008】前記に鑑み、本発明は、ゲート電極にドー **プされた不純物が半導体基板にしみ出す事態を防止でき** るようにすることを目的とする。

20 [0009]

> 【課題を解決するための手段】前記の目的を達成するた め、本発明に係る第1の半導体装置は、半導体基板上に ゲート絶縁膜を介して形成されたゲート電極を備え、ゲ ート電極は、シリコンゲルマニウム層と、該シリコンゲ ルマニウム層の上に形成された上部シリコン層とを有す る。

> 【0010】第1の半導体装置によると、ゲート電極が シリコンゲルマニウム層と該シリコンゲルマニウム層上 に形成された上部シリコン層とを有するため、ゲート電 極にポロン等の不純物をドープする場合、上部シリコン 層を介してシリコンゲルマニウム層に不純物をイオン注 入することができる。このため、不純物の注入深さを十 分に浅くすることができると共にチャネリングによる不 純物の半導体基板に対する突き抜けを防止することがで きるので、ゲート電極にドープされた不純物が熱処理等 により半導体基板にしみ出す事態を防止することができ る。従って、半導体基板中の不純物濃度の変化に起因す る素子特性の変動を抑制することができる。

【0011】また、第1の半導体装置によると、ゲート 40 電極を構成するシリコンゲルマニウム層中のゲルマニウ ム濃度を調整してパンドギャップを変化させることによ り、ゲート電極のしきい値電圧調整能力を向上させるこ とができる。この場合、ゲート電極に不純物をドープす る必要がなくなるので、ゲート電極から半導体基板への 不純物のしみ出しに起因して索子特性が変動する事態を 確実に回避することができる。

【0012】また、第1の半導体装置によると、シリコ ンゲルマニウム層が上部シリコン層により覆われている ため、シリコンゲルマニウム層から飛び出たゲルマニウ

はプロセス装置の汚染)を防止できるので、シリコン層からなるゲート電極を製造するためのプロセスを利用することができる。

【0013】第1の半導体装置において、ゲート電極は、シリコンゲルマニウム層の下に形成された下部シリコン層をさらに有していることが好ましい。

【0014】このようにすると、ゲート電極におけるシリコンゲルマニウム層の下側に、シリコンゲルマニウム層よりも表面モフォロジーが良好な下部シリコン層が形成されているため、シリコンゲルマニウム層とゲート絶 10 縁膜とが直接接する場合と比べて、ゲート絶縁膜の耐圧を向上させることができる。

【0015】第1の半導体装置において、ゲート電極は、上部シリコン層の上に形成された金属層をさらに有しており、ゲート電極の上にシリコン窒化膜が形成されていることが好ましい。

【0016】このようにすると、ゲート電極をポリメタルゲート電極として形成することができると共に、ゲート電極上にシリコン窒化膜が形成されていても、ゲート電極から半導体基板への不純物のしみ出しを防止するこ 20とができる。

【0017】また、この場合、ゲート電極とシリコン窒化膜との間に絶縁層が形成されていることが好ましい。 【0018】このようにすると、絶縁層として例えばシリコン酸化膜を用いることにより、ゲート電極から半導体基板への不純物のしみ出しをより確実に防止することができる。

【0019】本発明に係る第2の半導体装置は、半導体基板上にゲート絶縁膜を介して形成されたゲート電極を備え、ゲート電極は、アモルファス状態で成膜されたシリコンゲルマニウム層を有する。

【0020】第2の半導体装置によると、ゲート電極がアモルファス状態で成膜されたシリコンゲルマニウム層を有するため、ゲート電極にポロン等の不純物をドープする場合、アモルファス状態のシリコンゲルマニウム層に不純物をイオン注入することができる。このため、不純物の注入深さを十分に浅くすることができると共にチャネリングによる不純物の半導体基板に対する突き抜けを防止することができるので、ゲート電極にドープされた不純物が熱処理等により半導体基板にしみ出す事態をり止することができる。従って、半導体基板中の不純物漁度の変化に起因する素子特性の変動を抑制することができる。

【0021】また、第2の半導体装置によると、ゲート 電極を構成するシリコンゲルマニウム層中のゲルマニウ ム濃度を調整してバンドギャップを変化させることによ り、ゲート電極のしきい値電圧調整能力を向上させるこ とができる。この場合、ゲート電極に不純物をドープす る必要がなくなるので、ゲート電極から半導体基板への 不純物のしみ出しに起因して索子特性が変動する事態を 50

確実に回避することができる。

【0022】また、第2の半導体装置によると、ゲート 電極を構成するシリコンゲルマニウム層は多結晶状態の ときよりもアモルファス状態のときの方が表面モフォロ ジーが良好になるので、シリコンゲルマニウム層におけ るゲート絶縁膜との界面近傍の表面モフォロジーが良好 になる結果、ゲート絶縁膜の耐圧が向上する。

【0023】また、第2の半導体装置によると、ゲート電極をシリコンゲルマニウム層のみにより構成することができるため、積層構造を有するゲート電極を形成する場合と比べて工程を簡単にすることができると共に、ゲート電極の膜厚を例えば100nm以下に薄膜化することができる。

【0024】第2の半導体装置において、ゲート電極は、シリコンゲルマニウム層の上に形成された金属層をさらに有しており、ゲート電極の上にシリコン窒化膜が形成されていることが好ましい。

【0025】このようにすると、ゲート電極をポリメタルゲート電極として形成することができると共に、ゲート電極上にシリコン窒化膜が形成されていても、ゲート電極から半導体基板への不純物のしみ出しを防止することができる。

【0026】また、この場合、ゲート電極とシリコン窒化膜との間に絶縁層が形成されていることが好ましい。

【0027】このようにすると、絶縁層として例えばシリコン酸化膜を用いることにより、ゲート電極から半導体基板への不純物のしみ出しをより確実に防止することができる。

【0028】第1又は第2の半導体装置において、シリコンゲルマニウム層の下面近傍部分におけるゲルマニウムの濃度は、シリコンゲルマニウム層の下面近傍部分以外の他の部分におけるゲルマニウムの濃度と比べて低いことが好ましい。

【0029】このようにすると、ゲート電極のしきい値 電圧調整能力の劣化を抑制しつつ、ゲート絶縁膜の耐圧 低下若しくは特性変動を防止することができる。

【0030】第1又は第2の半導体装置において、シリコンゲルマニウム層はボロン又はリンを含むことが好ましい。

【0031】このようにすると、ゲート電極のしきい値 電圧調整能力を向上させることができる。また、シリコンゲルマニウム層がボロンを含む場合には、シリコンゲルマニウム層におけるボロンの活性化率が、通常のポリシリコン膜等におけるボロンの活性化率と比べて高いため、ボロンが半導体基板にしみ出す事態をより確実に防止することができる。

【0032】第1又は第2の半導体装置において、ゲート電極の上に絶縁層を介してシリコン窒化膜が形成されていることが好ましい。

【0033】このようにすると、ゲート電極上にシリコ

ン窒化膜が形成されていても、ゲート電極から半導体基 板への不純物のしみ出しを防止することができる。

【0034】第1又は第2の半導体装置において、ゲー ト電極は、デュアルケートを有するMOSトランジスタ の少なくとも1つのゲート電極を構成することが好まし

【0035】このようにすると、デュアルゲートを有す るMOSトランジスタつまりデュアルゲートCMOSF ETのp+ゲート電極又はn+ゲート電極にドープされ た不純物が半導体基板にしみ出す事態を防止でき、それ 10 によって、半導体基板中の不純物濃度の変化に起因する デュアルゲートCMOSFETの特性の変動を抑制する ことができる。また、p+ゲート電極又はn+ゲート電 極を構成するシリコンゲルマニウム層中のゲルマニウム 濃度を調整してバンドギャップを変化させることによ り、p+ゲート電極又はn+ゲート電極のしきい値電圧 調整能力を向上させることができるので、p+ゲート電 極又はn+ゲート電極に不純物をドープする必要がなく なる。すなわち、p+ゲート電極又はn+ゲート電極を 構成するシリコンゲルマニウム層におけるゲルマニウム 20 濃度を調整するだけで、不純物の半導体基板に対する突 き抜け又はしみ出しを防止しつつ、デュアルゲートCM OSFETを簡単に形成することができる。

【0036】本発明に係る第1の半導体装置の製造方法 は、半導体基板上にゲート絶縁膜を介してシリコンゲル マニウム層を成膜する工程と、シリコンゲルマニウム層 の上にアモルファス状態で上部シリコン層を成膜するエ 程と、シリコンゲルマニウム層及び上部シリコン層をバ ターン化してゲート電極を形成する工程とを備えてい る。

【0037】第1の半導体装置の製造方法によると、半 導体基板上にゲート絶縁膜を介してシリコンゲルマニウ ム層及びアモルファス状態の上部シリコン層を順次成膜 した後、シリコンゲルマニウム層及び上部シリコン層を パターン化してゲート電極を形成するため、ゲート電極 にポロン等の不純物をドープする場合、アモルファス状 態の上部シリコン層を介してシリコンゲルマニウム層に 不純物をイオン注入することができる。このため、不純 物の注入深さを十分に浅くすることができると共にチャ ネリングによる不純物の半導体基板に対する突き抜けを 40 防止することができるので、ゲート電極にドープされた 不純物が熱処理等により半導体基板にしみ出す事態を防 止することができる。従って、半導体基板中の不純物濃 度の変化に起因する索子特性の変動を抑制することがで

【0038】また、第1の半導体装置の製造方法による と、ゲート電極を構成するシリコンゲルマニウム層中の ゲルマニウム濃度を調整してバンドギャップを変化させ ることにより、ゲート電極のしきい値電圧調整能力を向 上させることができる。この場合、ゲート電極に不純物 50 ルファス状態のシリコンゲルマニウム層に不純物をイオ

をドープする必要がなくなるので、ゲート電極から半導 体基板への不純物のしみ出しに起因して素子特性が変動 する事態を確実に回避することができる。

【0039】また、第1の半導体装置の製造方法による と、シリコンゲルマニウム層を上部シリコン層により覆 うため、シリコンゲルマニウム層から飛び出たゲルマニ ウム原子によるクロスコンタミネーションを防止できる ので、シリコン層からなるゲート電極を製造するための プロセスを利用することができる。

【0040】第1の半導体装置の製造方法において、シ リコンゲルマニウム層を成膜する工程の前に、ゲート絶 **縁膜の上に下部シリコン層を成膜する工程をさらに備え** ており、ゲート電極を形成する工程は、下部シリコン層 をパターン化する工程を含むことが好ましい。

【0041】このようにすると、ゲート電極におけるシ リコンゲルマニウム層の下側に、シリコンゲルマニウム 層よりも表面モフォロジーが良好な下部シリコン層が形 成されるため、シリコンゲルマニウム層とゲート絶縁膜 とが直接接する場合と比べて、ゲート絶縁膜の耐圧を向 上させることができる。

【0042】第1の半導体装置の製造方法において、上 部シリコン層を成膜する工程とゲート電極を形成する工 程との間に、上部シリコン層の上に金属層及びシリコン 窒化膜を順次形成する工程をさらに備えており、ゲート 電極を形成する工程は、シリコン窒化膜をパターン化し た後、パターン化されたシリコン窒化膜をマスクとして 金属層をパターン化する工程を含むことが好ましい。

【0043】このようにすると、ゲート電極をポリメタ ルゲート電極として形成することができると共に、ゲー ト電極上にシリコン窒化膜が形成されていても、ゲート 電極から半導体基板への不純物のしみ出しを防止するこ とができる。

【0044】また、この場合、金属層及びシリコン窒化 膜を順次形成する工程は、金属層とシリコン窒化膜との 間に絶縁層を形成する工程を含むことが好ましい。

【0045】このようにすると、絶縁層として例えばシ リコン酸化膜を用いることにより、ゲート電極から半導 体基板への不純物のしみ出しをより確実に防止すること ができる。

【0046】本発明に係る第2の半導体装置の製造方法 は、半導体基板上にゲート絶縁膜を介してアモルファス 状態でシリコンゲルマニウム層を成膜する工程と、シリ コンゲルマニウム層をパターン化してゲート電極を形成 する工程とを備えている。

【0047】第2の半導体装置の製造方法によると、半 導体基板上にゲート絶縁膜を介してアモルファス状態の シリコンゲルマニウム層を成膜した後、シリコンゲルマ ニウム層をパターン化してゲート電極を形成するため、 ゲート電極にボロン等の不純物をドープする場合、アモ

ン注入することができる。このため、不純物の注入深さを十分に浅くすることができると共にチャネリングによる不純物の半導体基板に対する突き抜けを防止することができるので、ゲート電極にドープされた不純物が熱処理等により半導体基板にしみ出す事態を防止することができる。従って、半導体基板中の不純物濃度の変化に起因する素子特性の変動を抑制することができる。

【0048】また、第2の半導体装置の製造方法によると、ゲート電極を構成するシリコンゲルマニウム層中のゲルマニウム濃度を調整してパンドギャップを変化させ 10 ることにより、ゲート電極のしきい値電圧調整能力を向上させることができる。この場合、ゲート電極に不純物をドープする必要がなくなるので、ゲート電極から半導体基板への不純物のしみ出しに起因して素子特性が変動する事態を確実に回避することができる。

【0049】また、第2の半導体装置の製造方法によると、ゲート電極を構成するシリコンゲルマニウム層は多結晶状態のときよりもアモルファス状態のときの方が表面モフォロジーが良好になるので、シリコンゲルマニウム層におけるゲート絶縁膜との界面近傍の表面モフォロ 20ジーが良好になる結果、ゲート絶縁膜の耐圧が向上する。

【0050】また、第2の半導体装置の製造方法によると、ゲート電極をシリコンゲルマニウム層のみにより構成することができるため、積層構造を有するゲート電極を形成する場合と比べて工程を簡単にすることができると共に、ゲート電極の膜厚を例えば100nm以下に薄膜化することができる。

【0051】第2の半導体装置の製造方法において、シリコンゲルマニウム層を成膜する工程とゲート電極を形 30 成する工程との間に、シリコンゲルマニウム層の上に金属層及びシリコン窒化膜を順次形成する工程をさらに備えており、ゲート電極を形成する工程は、シリコン窒化膜をパターン化した後、パターン化されたシリコン窒化膜をマスクとして金属層をパターン化する工程を含むことが好ましい。

【0052】このようにすると、ゲート電極をポリメタルゲート電極として形成することができると共に、ゲート電極上にシリコン窒化膜が形成されていても、ゲート電極から半導体基板への不純物のしみ出しを防止するこ 40とができる。

【0053】また、この場合、金属層及びシリコン窒化 膜を順次形成する工程は、金属層とシリコン窒化膜との 間に絶縁層を形成する工程を含むことが好ましい。

【0054】このようにすると、絶縁層として例えばシリコン酸化膜を用いることにより、ゲート電極から半導体基板への不純物のしみ出しをより確実に防止することができる。

【0055】第1又は第2の半導体装置の製造方法において、シリコンゲルマニウム層を形成する工程は、シリ 50

コンを含む第1のソースガス及びゲルマニウムを含む第2のソースガスを用いると共に、第1のソースガスと第2のソースガスとの混合比率を経時変化させることによって、シリコンゲルマニウム層の下面近傍部分におけるゲルマニウムの濃度を、シリコンゲルマニウム層の下面近傍部分以外の他の部分におけるゲルマニウムの濃度と比べて低くする工程を含むことが好ましい。

【0056】このようにすると、ゲート電極のしきい値 電圧調整能力の劣化を抑制しつつ、ゲート絶縁膜の耐圧 低下若しくは特性変動を防止することができる。

【0057】第1又は第2の半導体装置の製造方法において、シリコンゲルマニウム層はポロン又はリンを含むことが好ましい。

【0058】このようにすると、ゲート電極のしきい値 電圧調整能力を向上させることができる。また、シリコンゲルマニウム層がボロンを含む場合には、シリコンゲルマニウム層におけるボロンの活性化率が、通常のポリシリコン膜等におけるボロンの活性化率と比べて高いため、ボロンが半導体基板にしみ出す事態をより確実に防止することができる。

【0059】第1又は第2の半導体装置の製造方法において、シリコンゲルマニウム層にポロン又はリンをイオン注入する工程をさらに備えていることが好ましい。

【0060】このようにすると、シリコンゲルマニウム層にポロン又はリンを確実にドープすることができる。

【0061】第1又は第2の半導体装置の製造方法において、シリコンゲルマニウム層を成膜する工程は、シリコンを含むガス、ゲルマニウムを含むガス、及びボロン又はリンを含むガスを用いて、ボロン又はリンを含むシリコンゲルマニウム層を成膜する工程を含むことが好ましい。

【0062】このようにすると、シリコンゲルマニウム層にボロン又はリンを確実にドープすることができる。また、イオン注入を用いることなくシリコンゲルマニウム層にボロン又はリンをドープできるので、チャネリングによるボロン又はリンの半導体基板に対する突き抜けが生じない。従って、ボロン又はリンの注入後に行なわれる熱処理等によってボロン又はリンが半導体基板にしみ出す事態をより確実に防止することができる。

【0063】第1又は第2の半導体装置の製造方法において、ゲート電極の上に絶縁層を介してシリコン窒化膜を形成する工程をさらに備えていることが好ましい。

【0064】このようにすると、ゲート電極上にシリコン窒化膜が形成されていても、ゲート電極から半導体基板への不純物のしみ出しを防止することができる。

【0065】第1又は第2の半導体装置の製造方法において、ゲート電極は、デュアルゲートを有するMOSトランジスタの少なくとも1つのゲート電極を構成することが好ましい。

【0066】このようにすると、デュアルゲートを有す

るMOSトランジスタつまりデュアルゲートCMOSF ETのp+ゲート電極又はn+ゲート電極にドープされ た不純物が半導体基板にしみ出す事態を防止でき、それ によって、半導体基板中の不純物濃度の変化に起因する デュアルゲートCMOSFETの特性の変動を抑制する ことができる。また、p+ゲート電極又はn+ゲート電 極を構成するシリコンゲルマニウム層中のゲルマニウム 濃度を調整してバンドギャップを変化させることによ り、p+ゲート電極又はn+ゲート電極のしきい値電圧 調整能力を向上させることができるので、p+ゲート電 10 極又はn+ゲート電極に不純物をドープする必要がなく なる。すなわち、p+ゲート電極又はn+ゲート電極を 構成するシリコンゲルマニウム層におけるゲルマニウム 濃度を調整するだけで、不純物の半導体基板に対する突 き抜け又はしみ出しを防止しつつ、デュアルゲートCM OSFETを簡単に形成することができる。

11

[0067]

【発明の実施の形態】 (第1の実施形態) 以下、本発明 の第1の実施形態に係る半導体装置及びその製造方法に ついて、図面を参照しながら説明する。

【0068】図1 (a) ~ (d) は第1の実施形態に係 る半導体装置の製造方法の各工程を示す断面図である。 【0069】まず、図1 (a) に示すように、一導電型 のシリコン基板11上に例えば膜厚3nm程度のゲート 絶縁膜12を形成する。

【0070】次に、シリコンを含むソースガス(以下、 Si供給源ガスと称する)とゲルマニウムを含むソース ガス (以下、Ge供給源ガスと称する) とを600℃程 度以下で用いたLPCVD (low-pressure Chemical Va por Deposition) 法により、図1 (b) に示すように、 ゲート絶縁膜12上に例えば膜厚100nmのシリコン ゲルマニウム層 (以下、SiGe層と称する) 13を成 膜する。

【0071】尚、Si供給源ガスとしてはSiH。(モ ノシラン) 又はSi, H. (ジシラン) 等を用いることが できる。また、Ge供給源ガスとしてはGeH、等を用 いることができる。このとき、Si供給源ガスとGe供 給源ガスとの混合比率を変化させることによって、Si Ge層13中のGe濃度(質量%濃度:以下同じ)を調 整することが可能である。例えば、SiH, とGeH, とのガス流量比を1:5とすることによって、Ge濃度 が約50%のSiGe層13を得ることが可能である。 【0072】次に、図1(c)に示すように、Si供給 源ガスを500℃程度で用いたLPCVD法により、S iGe層13上に例えば膜厚40nmのシリコン層(以 下、Si層と称する) 14をアモルファス状態で成膜す る。このとき、Si層14の堆積を、SiGe層13の 堆積と同一のチャンパーでソースガス等を変化させて連 続的に行なってもよいし、Si層14の堆積とSiGe 層13の堆積とを互いに異なるチャンパーで連続的に行 50

なってもよいし、又は、Si層14の堆積とSiGe層 13の堆積とを互いに異なるチャンパーでそれぞれ完全 に独立した工程として行なってもよい。

【0073】その後、図1(c)に示すように、例えば 注入エネルギー5keV、ドーズ量1×10''/cm' でポロンをSiGe層13にイオン注入する。

【0074】次に、ゲート電極形成領域を覆うマスクバ ターン (図示省略) を用いてSi層14、SiGe層1 3及びゲート絶縁膜12に対して順次エッチングを行な うことにより、図1 (d) に示すように、シリコン基板 11上にゲート絶縁膜12を介して、SiGe層13及 びSi層14からなるゲート電極15を形成する。

【0075】尚、第1の実施形態においては、Si層1 4の形成後、SiGe層13へのポロン注入が終了する までは、熱処理を伴う工程を行なわないことによって、 Si層14をアモルファス状態に保つようにする。これ により、SiGe層13に注入されるポロンがシリコン 基板11に突き抜けたり又は該ボロンの注入深さが深く なる事態を防止することができる。但し、SiGe層1 3へのポロン注入が終了した後は、例えば、ゲート電極 15上に層間絶縁膜を堆積する工程等に伴う熱処理によ って、Si層14は最終的には多結晶状態に変化する。 【0076】以上に説明したように、第1の実施形態に よると、シリコン基板11上にゲート絶縁膜12を介し てSiGe層13及びにアモルファス状態のSi層14 を順次成膜した後、SiGe層13にポロンをイオン注 入し、その後、SiGe層13及びSi層14をパター ン化してゲート電極15を形成する。このため、アモル ファス状態のSi層14を介してSiGe層13にポロ ンがイオン注入されるので、ポロンの注入深さを十分に 浅くすることができると共にチャネリングによるポロン のシリコン基板11に対する突き抜けを防止することが できる。従って、ゲート電極15を構成するSiGe層 13にドープされたボロンが熱処理等によりシリコン基 板11にしみ出す事態を防止でき、それによって、シリ コン基板11中の不純物濃度の変化に起因する素子特性 の変動を抑制することができる。

【0077】図2は、SiGe層13の膜厚の変化に伴 うゲート電極15のフラットバンド電圧(以下、Vfb と称する)の変化の様子を示す図である。尚、図2に示 すデータは、ゲート絶縁膜12の膜厚が3nm程度、S iGe層13中のGe濃度が20%程度、ポロンをイオ ン注入するときの注入エネルギーが5keV程度である 場合に得られたものである。また、図2において、Si 層14の膜厚が20nmのときのVfbの変化の様子を 黒丸及び実線で表しており、Si層14の膜厚が30n mのときのVfbの変化の様子を黒四角及び一点鎖線で 表しており、Si層14の膜厚が40mmのときのVf bの変化の様子を白三角及び破線で表している。

【0078】図2に示すように、Si層14の膜厚が2

0 nmの場合、SiGe層の膜厚が75 nmでVfbが 0.598Vであり、SiGe層の膜厚が100nmで Vfbが0.217Vであり、SiGe層の膜厚が12 5nmでVfbが0.079Vである。また、Si層1 4の膜厚が30nmの場合、SiGe層の膜厚が50n mでVfbが0.683Vであり、SiGe層の膜厚が 75nmでVfbが0.282Vであり、SiGe層の 膜厚が125nmでVfbが0.062Vである。ま た、Si層14の膜厚が40nmの場合、SiGe層の 膜厚が50nmでVfbが0.201Vであり、SiG 10 e層の膜厚が75nmでVfbが0.121Vであり、 SiGe層の膜厚が100nmでVfbが0.074V であり、SiGe層の膜厚が125nmでVfbが0. 054Vである。Vfbが小さいほど、ポロンのしみ出 しが少ないことを意味しているので、SiGe層の膜厚 が80nm程度の場合、Si層14の膜厚を30nm程 度以上にすることによって、ポロンがシリコン基板 1 1 にしみ出す事態を十分に防止することができる。

【0079】また、第1の実施形態によると、ゲート電 極15を構成するSiGe層13にポロンをドープする 20 ので、ゲート電極15のしきい値電圧(以下、Vtと称 する) 調整能力を向上させることができる。

【0080】また、第1の実施形態によると、SiGe 層13におけるボロンの活性化率が、通常のボリシリコン膜等におけるボロンの活性化率と比べて高いため、ボロンがシリコン基板11にしみ出す事態をより確実に防止することができる。

【0081】また、第1の実施形態によると、SiGe 層13がSi層14により覆われているため、SiGe 層13から飛び出たGe原子によるクロスコンタミネー 30ションを防止できるので、Si層からなるゲート電極を製造するためのプロセス(以下、Siプロセスと称する)を利用することができる。

【0082】尚、第1の実施形態において、SiGe層 13にポロンをイオン注入したが、これに代えて、リン (p)をイオン注入 (例えば注入エネルギー10ke V、ドーズ量5×10''/cm')してもよいし、又は ポロン及びリンをイオン注入してもよい。また、SiGe層 13の成膜後にイオン注入を用いてSiGe層 13にポロン又はリン等をドープする代わりに、SiGe層 13の成膜時にSi供給源ガス及びGe供給源ガスと共にポロン若しくはリン等を含むガス (例えば B, H,等)を用いてポロン若しくはリン等を含むSiGe層

、等)を用いてボロン岩しくはリン等を含むSiGe層 13を成膜してもよいし、又は、SiGe層13の成膜 後に例えばPH、(フォスフィン)等の熱拡散を用いて ボロン若しくはリン等をSiGe層13にドープしても よい。

【0083】また、第1の実施形態において、SiGe 示すように、SiGe層13中のGe濃度を深さ方層13に対するポロン等のドープを省略してもよい。具連続的に変化させてもよい。また、Ge供給源ガス体的には、ゲート電極15を構成するSiGe層13中 50 率を不連続的に高くすることによって、例えば図3

のG e 濃度を調整することによりパンドギャップを変化させることができるため、SiGe層13に対してポロン等のドープを行なうことなく、ゲート電極15のV t 調整能力を向上させることができる。その結果、本実施形態をデュアルゲートの形成に応用する場合にも、ポロン等の不純物のしみ出しを懸念する必要がない。また、Si層14をアモルファス状態で成膜する必要がなくなり、又はポロン等の不純物注入が終了するまでSi層14をアモルファス状態に保つ必要がなくなる。

【0084】また、第1の実施形態において、Si供給源ガスとGe供給源ガスとを500℃程度以下で用いたLPCVD法により、SiGe層13をアモルファス状態で成膜することが好ましい。このようにすると、ボロンがシリコン基板11にしみ出す事態をより確実に防止することができる。

【0085】(第1の実施形態の変形例)以下、本発明の第1の実施形態の変形例に係る半導体装置及びその製造方法について、図面を参照しながら説明する。

【0086】第1の実施形態の変形例に係る半導体装置の製造方法が第1の実施形態と異なっている点は、SiGe層13を成膜する工程(図1(b)参照)において、Si供給源ガスとGe供給源ガスとの混合比率を経時変化させることによって、SiGe層13中のGe濃度を深さ方向に変化させることである。

【0087】具体的には、SiGe層13の成膜初期においてはGe供給源ガスの比率を0又は低くすることにより、SiGe層13の下面近傍部分(SiGe層13におけるゲート絶縁膜12との界面近傍部分)でのGe 濃度を例えば10%程度にする一方、SiGe層13の成膜に伴ってGe供給源ガスの比率を高くすることにより、SiGe層13の上面近傍部分でのGe濃度を例えば70%程度にする。

【0088】このようにすると、Ge濃度の低下に伴ってSiGe層13の表面モフォロジーが良好になるため、ゲート絶縁膜12とSiGe層13との界面に凹凸を生じることがないので、信い換えると、該界面に電界集中が発生することがないので、ゲート絶縁膜12の耐圧の低下を防止することができる。また、SiGe層13の成膜初期においてゲート絶縁膜12が高濃度のGe供給源ガスにさらされる事態を回避できるので、ゲート絶縁膜12の特性変動を防止することができる。さらに、ゲート電極15を構成するSiGe層13全体としてのGe濃度が低下することがないので、ゲート電極15のVt調整能力の劣化を抑制することができる。

【0089】尚、SiGe層13の成膜に伴ってGe供給源ガスの比率を高くする場合、Ge供給源ガスの比率を連続的に高くすることによって、例えば図3(a)に示すように、SiGe層13中のGe濃度を深さ方向に連続的に変化させてもよい。また、Ge供給源ガスの比率を不連続的に真くすることによって、例えば図3

(b) に示すように、SiGe層13中のGe濃度を深さ方向に不連続的に変化させてもよい。

【0090】第1の実施形態の変形例によると、第1の実施形態の効果に加えて、次のような効果が得られる。
【0091】すなわち、第1の実施形態の変形例においては、SiGe層13を成膜する工程でSi供給源ガスとGe供給源ガスとの混合比率を経時変化させることによって、SiGe層13の下面近傍部分でのGe濃度を、SiGe層13の下面近傍部分以外の他の部分でのGe濃度と比べて低くする。このため、ゲート電極15 10のVt調整能力の劣化を抑制しつつ、ゲート絶縁膜12の耐圧低下若しくは特性変動を防止することができる。
【0092】(第2の実施形態)以下、本発明の第2の実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。

【0093】図4(a)~(d)は第2の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 【0094】まず、図4(a)に示すように、一導電型のシリコン基板21上に例えば膜厚3nm程度のゲート 絶縁膜22を形成した後、例えばSiH、等のSi供給20 源ガスを500℃程度で用いたLPCVD法により、ゲート絶縁膜22の上に例えば膜厚10nmの下部シリコン層(以下、下部Si層と称する)23をアモルファス状態で成膜する。

【0095】次に、図4(b)に示すように、Si供給源ガスとGe供給源ガスとを600℃程度以下で用いたLPCVD法により、下部Si層23上に例えば膜厚100nmのSiGe層24を成膜する。このとき、Si供給源ガスとGe供給源ガスとの混合比率を変化させることによって、SiGe層24中のGe濃度を調整する30ことが可能である。

【0096】次に、図4(c)に示すように、Si供給 源ガスを500℃程度で用いたLPCVD法によりSi Ge層24上に例えば膜厚40nmの上部シリコン層 (以下、上部Si層と称する)25をアモルファス状態 で成膜する。

【0097】尚、下部Si層23若しくは上部Si層25の堆積を、SiGe層24の堆積と同一のチャンパーでソースガス等を変化させて連続的に行なってもよいし、下部Si層23若しくは上部Si層25の堆積とSiGe層24の堆積とを互いに異なるチャンパーで連続的に行なってもよいし、又は、下部Si層23若しくは上部Si層25の堆積とSiGe層24の堆積とを互いに異なるチャンパーでそれぞれ完全に独立した工程として行なってもよい。

【0098】その後、図4(c)に示すように、例えば 注入エネルギー5keV、ドーズ量 1×10^{1} / cm でポロンをSiGe @24にイオン注入する。

【0099】次に、ゲート電極形成領域を覆うマスクパ ロンがシリコン基板 2 ターン (図示省略) を用いて上部S i B 2 5 、S i G e 50 止することができる。

層24、下部Si層23及びゲート絶縁膜22に対して 順次エッチングを行なうことにより、図4(d)に示す ように、シリコン基板21上にゲート絶縁膜22を介し て、下部Si層23、SiGe層24及び上部Si層2 5からなるゲート電極26を形成する。

16

【0100】尚、第2の実施形態においては、上部Si層25の形成後、SiGe層24へのボロン注入が終了するまでは、熱処理を伴う工程を行なわないことによって、上部Si層25をアモルファス状態に保つようにする。これにより、SiGe層24に注入されるボロンがシリコン基板21に突き抜けたり又は該ボロンの注入深さが深くなる事態を防止することができる。但し、SiGe層24へのボロン注入が終了した後は、例えば、ゲート電極26上に層間絶縁膜を堆積する工程等に伴う熱処理によって、上部Si層25は最終的には多結晶状態に変化する。

【0101】以上に説明したように、第2の実施形態に よると、シリコン基板21上にゲート絶縁膜22を介し て、アモルファス状態の下部Si層23、SiGe層2 4及びアモルファス状態の上部Si層25を順次成膜し た後、SiGe層24にポロンをイオン注入し、その 後、下部Si層23、SiGe層24及び上部Si層2 5をパターン化してゲート電極26を形成する。このた め、アモルファス状態の上部Si層25を介してSiG e層24にポロンがイオン注入されるので、ポロンの注 入深さを十分に浅くすることができると共にチャネリン グによるボロンのシリコン基板21に対する突き抜けを 防止することができる。従って、ゲート電極26を構成 するSiGe層24にドープされたポロンが熱処理等に よりシリコン基板21にしみ出す事態を防止でき、それ によって、シリコン基板21中の不純物濃度の変化に起 因する索子特性の変動を抑制することができる。また、 ゲート電極26におけるSiGe層24の下側に、Si Ge層24よりも表面モフォロジーが良好な下部Si層 23が形成されるため、ゲート絶縁膜22の耐圧(以 下、絶縁膜耐圧と称する)を確保することができる。具 体的には、ゲート絶縁膜22とSiGe層24とが直接 接した場合には、ゲート絶縁膜22とSiGe層24と の界面に凹凸が生じる結果、該界面に電界集中が発生し て絶縁膜耐圧が低下する事態が起きる一方、第2の実施 形態においては係る事態を防止することができる。

【0102】また、第2の実施形態によると、ゲート電極26を構成するSiGe層24にポロンをドープするので、ゲート電極26のVt調整能力を向上させることができる。

【0103】また、第2の実施形態によると、SiGe 層24におけるボロンの活性化率が、通常のボリシリコン膜等におけるボロンの活性化率と比べて高いため、ボロンがシリコン基板21にしみ出す事態をより確実に防止することができる。

【0104】また、第2の実施形態によると、SiGe 層24が上部Si層25により覆われているため、Si Ge層24から飛び出たGe原子によるクロスコンタミネーションを防止できるので、Siプロセスを利用することができる。

【0105】尚、第2の実施形態において、SiGe層24にポロンをイオン注入したが、これに代えて、リンをイオン注入(例えば注入エネルギー10keV、ドーズ量5×10''/cm')してもよいし、又はポロン及びリンをイオン注入してもよい。また、SiGe層24 10の成膜後にイオン注入を用いてSiGe層24にポロン又はリン等をドープする代わりに、SiGe層24の成膜時にSi供給源ガス及びGe供給源ガスと共にポロン若しくはリン等を含むガス(例えばB.H.等)を用いてポロン若しくはリン等を含むSiGe層24を成膜してもよいし、又は、SiGe層24の成膜後に例えばPH.等の熱拡散を用いてポロン若しくはリン等をSiGe層24にドープしてもよい。

【0106】また、第2の実施形態において、SiGe 層24に対するポロン等のドープを省略してもよい。具 20 体的には、ゲート電極26を構成するSiGe層24中 のGe濃度を調整することによりバンドギャップを変化 させることができるため、SiGe層24に対してボロ ン等のドープを行なうことなく、ゲート電極26のVt 調整能力を向上させることができる。その結果、本実施 形態をデュアルゲートの形成に応用する場合にも、ポロ・ ン等の不純物のしみ出しを懸念する必要がない。また、 上部Si層25をアモルファス状態で成膜する必要がな くなり、又はポロン等の不純物注入が終了するまで上部 Si層25をアモルファス状態に保つ必要がなくなる。 【0107】また、第2の実施形態において、Si供給 源ガスとGe供給源ガスとを500℃程度以下で用いた LPCVD法により、SiGe層24をアモルファス状 態で成膜することが好ましい。このようにすると、ボロ ンがシリコン基板21にしみ出す事態をより確実に防止 することができる。

【0108】また、第2の実施形態において、SiGe 層24を成膜する工程でSi供給源ガスとGe供給源ガスとの混合比率を経時変化させることによって、SiG e層24の下面近傍部分でのGe濃度を、SiGe層2404の下面近傍部分以外の他の部分でのGe濃度と比べて低くすることが好ましい。このようにすると、ゲート電極26のVt調整能力の劣化を抑制しつつ、ゲート絶縁膜22の耐圧低下若しくは特性変動を防止することができる。

【0109】(第2の実施形態の変形例)以下、本発明の第2の実施形態の変形例に係る半導体装置及びその製造方法について、図面を参照しながら説明する。

【0110】第2の実施形態の変形例に係る半導体装置の製造方法が第2の実施形態と異なっている点は次の通 50

りである。すなわち、第2の実施形態においては、SiGe層24に対するボロン注入を、SiGe層24の形成後にイオン注入を用いて行なったが、第2の実施形態の変形例においては、SiGe層24に対するボロン注入を、SiGe層24の形成時にSi供給源ガス及びGe供給源ガスと共に、例えばBiHi等のボロンを含むガス(以下、B供給源ガス)を用いて行なうことである。【0111】図5(a)~(d)は第2の実施形態の変形例に係る半導体装置の製造方法の各工程を示す断面図である。

【0112】まず、第2の実施形態の図4(a)に示す工程と同じく図5(a)に示すように、一導電型のシリコン基板21上に例えば膜厚3nm程度のゲート絶縁膜22を形成した後、例えばSiH、等のSi供給源ガスを500℃程度で用いたLPCVD法により、ゲート絶縁膜22の上に例えば膜厚10nmの下部Si層23をアモルファス状態で成膜する。

【0113】次に、図5 (b) に示すように、Si供給源ガスとGe供給源ガスとB供給源ガスとを600℃程度以下で用いたLPCVD法により、下部Si層23上に例えばポロンを含む膜厚100nmのSiGe層24を成膜する。このとき、Si供給源ガスとGe供給源ガスとの混合比率を変化させることによって、SiGe層24中のGe濃度を調整することが可能である。

【0114】次に、第2の実施形態と同じく、図5

(c) に示すように、Si供給源ガスを500℃程度で用いたLPCVD法により、SiGe層24上に例えば膜厚40nmの上部Si層25をアモルファス状態で成膜する。

【0115】次に、第2の実施形態と同じく、ゲート電極形成領域を覆うマスクパターン(図示省略)を用いて上部Si層25、SiGe層24、下部Si層23及びゲート絶縁膜22に対して順次エッチングを行なうことにより、図5(d)に示すように、シリコン基板21上にゲート絶縁膜22を介して、下部Si層23、SiGe層24及び上部Si層25からなるゲート電極26を形成する。

【0116】第2の実施形態の変形例によると、第2の実施形態の効果に加えて、次のような効果が得られる。【0117】すなわち、第2の実施形態の変形例においては、Si供給源ガス及びGe供給源ガスと共にB供給源ガスを用いることにより、ポロンを含むSiGe層24を成膜する。このため、イオン注入を用いることなく、SiGe層24にポロンをドープできるので、チャネリングによるポロンのシリコン基板21に対する突き抜けが生じない。従って、ポロンの注入後に行なわれる熱処理等によってポロンがシリコン基板21にしみ出す事態を確実に防止することができる。

【0118】尚、第2の実施形態の変形例において、Si供給源ガス及びGe供給源ガスと共にB供給源ガスを

用いて、ポロンを含むSiGe層24を形成したが、これに代えて、Si供給源ガス及びGe供給源ガスと共に例えばPH、等のリンを含むガスを用いて、リンを含むSiGe層を形成してもよいし、又は、Si供給源ガス及びGe供給源ガスと共にポロン及びリンを含むガスを用いて、ポロン及びリンを含むSiGe層を形成してもよい。

【0119】(第3の実施形態)以下、本発明の第3の 実施形態に係る半導体装置及びその製造方法について、 図面を参照しながら説明する。

【0120】図6(a)~(c)は第3の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 【0121】まず、図6(a)に示すように、一導電型のシリコン基板31上に例えば膜厚3nm程度のゲート 絶縁膜32を形成する。

【0122】次に、図6(b)に示すように、Si供給源ガスとGe供給源ガスとを500℃程度以下で用いたLPCVD法により、ゲート絶縁膜32の上に例えば膜厚100nm程度のSiGe層33をアモルファス状態で成膜する。このとき、Si供給源ガスとGe供給源ガスとの混合比率を変化させることによって、SiGe層33中のGe濃度を調整することが可能である。その後、例えば注入エネルギー5keV、ドーズ量1×1011/cm1 でポロンをSiGe層33にイオン注入する。

【0123】次に、ゲート電極形成領域を覆うマスクパターン (図示省略)を用いてSiGe層33及びゲート 絶縁膜32に対して順次エッチングを行なうことにより、図6(c)に示すように、シリコン基板31上にゲート絶縁膜32を介して、SiGe層33からなるゲー 30ト電板34を形成する。

【0124】尚、第3の実施形態においては、SiGe層33の形成後、SiGe層33へのボロン注入が終了するまでは、熱処理を伴う工程を行なわないことによって、SiGe層33をアモルファス状態に保つようにする。これにより、SiGe層33に注入されるボロンがシリコン基板31に突き抜けたり又は該ボロンの注入深さが深くなる事態を防止することができる。但し、SiGe層33へのボロン注入が終了した後は、例えば、ゲート電極34上に層間絶縁膜を堆積する工程等に伴う熱処理によって、SiGe層33は最終的には多結晶状態に変化する。

【0125】以上に説明したように、第3の実施形態によると、シリコン基板31上にゲート絶縁膜32を介してアモルファス状態のSiGe層33を成膜した後、SiGe層33にポロンをイオン注入し、その後、SiGe層33をパターン化してゲート電極34を形成する。このため、アモルファス状態のSiGe層33にポロンがイオン注入されるので、ポロンの注入深さを十分に浅くすることができると共にチャネリングによるポロンの50

シリコン基板31に対する突き抜けを防止することができる。従って、ゲート電極34を構成するSiGe層33にドープされたボロンが熱処理等によりシリコン基板31にしみ出す事態を防止でき、それによって、シリコン基板31中の不純物濃度の変化に起因する索子特性の変動を抑制することができる。また、SiGe層33は多結晶状態のときよりもアモルファス状態のときの方が表面モフォロジーが良好になるので、SiGe層33におけるゲート絶縁膜32との界面近傍の表面モフォロジーが良好になる結果、ゲート絶縁膜32の耐圧が向上する。さらに、ゲート電極34がSiGe層33のみにより構成されるため、積層構造を有するゲート電極を形成する場合と比べて工程を簡単にすることができると共に、ゲート電極34の膜厚を例えば100nm以下に薄膜化することができる。

【0126】また、第3の実施形態によると、ゲート電極34を構成するSiGe層33にポロンをドープするので、ゲート電極34のVt調整能力を向上させることができる。

【0127】また、第3の実施形態によると、SiGe 層33におけるポロンの活性化率が、通常のポリシリコン膜等におけるポロンの活性化率と比べて高いため、ボロンがシリコン基板31にしみ出す事態をより確実に防止することができる。

【0128】尚、第3の実施形態において、SiGe層33にポロンをイオン注入したが、これに代えて、リンをイオン注入(例えば注入エネルギー10keV、ドーズ量5×10''/cm')してもよいし、又はポロン及びリンをイオン注入してもよい。また、SiGe層33の成膜後にイオン注入を用いてSiGe層33にポロン又はリン等をドープする代わりに、SiGe層33の成膜時にSi供給源ガス及びGe供給源ガスと共にポロン若しくはリン等を含むガス(例えばB,H。等)を用いてポロン若しくはリン等を含むSiGe層33を成膜してもよいし、又は、SiGe層33の成膜後に例えばPH、等の熱拡散を用いてSiGe層33にポロン若しくはリン等をドープしてもよい。

【0129】また、第3の実施形態において、SiGe 層33に対するポロン等のドープを省略してもよい。具体的には、ゲート電極34となるSiGe層33中のGe濃度を調整することによりバンドギャップを変化させることができるため、SiGe層33に対してポロン等のドープを行なうことなく、ゲート電極34のVt調整能力を向上させることができる。その結果、本実施形態をデュアルゲートの形成に応用する場合にも、ポロン等の不純物のしみ出しを懸念する必要がない。また、SiGe層33をアモルファス状態で成膜する必要がなくなり、又はポロン等の不純物注入が終了するまでSiGe層33をアモルファス状態に保つ必要がなくなる。

【0130】また、第3の実施形態において、SiGe

層33を成膜する工程でSi供給源ガスとGe供給源ガスとの混合比率を経時変化させることによって、SiGe層33の下面近傍部分でのGe濃度を、SiGe層33の下面近傍部分以外の他の部分でのGe濃度と比べて低くすることが好ましい。このようにすると、ゲート電極34のVt調整能力の劣化を抑制しつつ、ゲート絶縁膜32の耐圧低下若しくは特性変動を防止することができる。

【0131】また、第3の実施形態において、ゲート電極34におけるSiGe層33の上に上部シリコン層を 10形成してもよいし、ゲート電極34におけるSiGe層33の下に下部シリコン層を形成してもよい。

【0132】(第3の実施形態の変形例)以下、本発明の第3の実施形態の変形例に係る半導体装置及びその製造方法について、図面を参照しながら説明する。

【0133】第3の実施形態の変形例に係る半導体装置の製造方法が第3の実施形態と異なっている点は、ゲート電極34の形成後に、ゲート電極34上にシリコン窒化膜を堆積する工程を備えていることである。

【0134】図7(a)~(e)は第3の実施形態の変 20 形例に係る半導体装置の製造方法の各工程を示す断面図 である。

【0135】まず、第3の実施形態の図6(a)に示す 工程と同じく図7(a)に示すように、一導電型のシリ コン基板31上に例えば膜厚3nm程度のゲート絶縁膜 32を形成する。

【0136】次に、第3の実施形態の図6(b)に示す工程と同じく図7(b)に示すように、Si供給源ガスとGe供給源ガスとを500℃程度以下で用いたLPC VD法により、ゲート絶縁膜32の上に例えば膜厚10 300nm程度のSiGe層33をアモルファス状態で成膜する。このとき、Si供給源ガスとGe供給源ガスとの混合比率を変化させることによって、SiGe層33中のGe濃度を調整することが可能である。具体的には、第3の実施形態の変形例においては、SiGe層33中のGe濃度を20%程度に設定する。その後、例えば注入エネルギー5keV、ドーズ量1×10''/cm'でポロンをSiGe層33にイオン注入する。

【0137】次に、第3の実施形態と同じく、ゲート電極形成領域を覆うマスクパターン(図示省略)を用いて 40 SiGe層33及びゲート絶縁膜32に対して順次エッチングを行なうことにより、図7(c)に示すように、シリコン基板31上にゲート絶縁膜32を介して、SiGe層33からなるゲート電極34を形成する。その後、例えばゲート電極34をマスクとして用いるイオン注入により、シリコン基板31に不純物をドープして、ソース領域又はドレイン領域となる不純物拡散層35を形成する。

【0138】次に、図7 (d) に示すように、ゲート電 極34の上を含むシリコン基板31の上に、例えば膜厚 50

50nm程度のシリコン酸化膜36を堆積した後、図7(e)に示すように、シリコン酸化膜36の上に例えば 膜厚100nm程度のシリコン窒化膜37を堆積する。 【0139】次に、図示は省略しているが、シリコン窒化膜37の上に層間絶縁膜を堆積した後、シリコン酸化膜36、シリコン窒化膜37及び層間絶縁膜に、該層間 絶縁膜上に形成される配線と不純物拡散層35とを接続するコンタクトを形成する。このとき、シリコン窒化膜37は、コンタクトホールを形成するために層間絶縁膜に対して行なわれるエッチングのストッパーとして機能

【0140】第3の実施形態の変形例によると、第3の 実施形態の効果に加えて、次のような効果が得られる。 【0141】一般に、ボロンがドープされたゲート電極 の形成後にゲート電極上にシリコン窒化膜を堆積して熱 処理 (例えば層間絶縁膜の堆積に伴う熱処理等)を行な うと、シリコン窒化膜を堆積することなく熱処理を行な う場合と比べて、ゲート電極中のボロンが半導体基板に 著しくしみ出す。

【0142】それに対して、第3の実施形態の変形例においては、アモルファス状態のSiGe層33にポロンがイオン注入されるので、ポロンの注入深さを十分に浅くすることができると共にチャネリングによるポロンのシリコン基板31に対する突き抜けを防止することができる。従って、SiGe層33からなるゲート電極34上にシリコン窒化膜37が堆積されていても、ゲート電極34中のポロンが熱処理によりシリコン基板31にしみ出す事態を防止できる。

【0143】尚、第3の実施形態の変形例において、シリコン窒化膜37の上に層間絶縁膜を堆積した後、シリコン窒化膜37を層間絶縁膜に対するエッチングのストッパーとして用いたが、これに代えて、ゲート電極34の側面にシリコン窒化膜37からなるサイドウォールを形成してもよい。具体的には、図7(e)に示す工程でゲート電極34の上にシリコン酸化膜36を介してシリコン窒化膜37を堆積した後に、図8に示すように、シリコン窒化膜37をエッチバックして、ゲート電極34の側面にシリコン酸化膜36を介して、シリコン窒化膜37からなるサイドウォール37Aを形成してもよい。このようにすると、LDD構造を有するMOSトランジスタを形成することができる。

【0144】また、第3の実施形態の変形例において、SiGe層33にポロンをドープするためのイオン注入と、不純物拡散層35を形成するためのイオン注入とを別々の工程で行なったが、これに代えて、ゲート電極34の形成後に、両方のイオン注入を同一の工程で行なってもよい。

【0145】(第4の実施形態)以下、本発明の第4の 実施形態に係る半導体装置及びその製造方法について、 図面を参照しながら説明する。 【0146】図9(a)~(e)は第4の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 【0147】まず、図9(a)に示すように、一導電型のシリコン基板41上に例えば膜厚3nm程度のゲート 絶縁膜42を形成する。

【0148】次に、図9(b)に示すように、Si供給源ガスとGe供給源ガスとを500℃程度以下で用いたLPCVD法により、ゲート絶縁膜42の上に例えば膜厚100nm程度のSiGe層43をアモルファス状態で成膜する。このとき、Si供給源ガスとGe供給源ガルとの混合比率を変化させることによって、SiGe層43中のGe濃度を調整することが可能である。具体的には、第4の実施形態においては、SiGe層43中のGe濃度を20%程度に設定する。その後、例えば注入エネルギー5keV、ドーズ量1×10''/cm'でポロンをSiGe層43にイオン注入する。

【0149】次に、図9(c)に示すように、SiGe 層43上に例えばタングステンからなる膜厚50nm程度の金属層44を形成した後、図9(d)に示すように、金属層44上に、例えば膜厚50nm程度のシリコ 20ン酸化膜45及び例えば膜厚100nm程度のシリコン窒化膜46を順次形成する。

【0150】次に、ゲート電極形成領域を覆うレジストパターン (図示省略) を用いてシリコン窒化膜46及びシリコン酸化膜45に対して順次エッチングを行なった後、パターン化されたシリコン窒化膜46及びシリコン酸化膜45をハードマスクとして、金属層44、SiGe層43及びゲート絶縁膜42に対して順次エッチングを行なうことにより、図9(e)に示すように、シリコン基板41上にゲート絶縁膜42を介して、SiGe層3043及び金属層44からなるポリメタルゲート電極47を形成する。

【0151】尚、第4の実施形態においては、SiGe 層43の形成後、SiGe層43へのボロン注入が終了するまでは、熱処理を伴う工程を行なわないことによって、SiGe層43をアモルファス状態に保つようにする。これにより、SiGe層43に注入されるボロンがシリコン基板41に突き抜けたり又は該ボロンの注入深さが深くなる事態を防止することができる。但し、SiGe層43へのボロン注入が終了した後は、例えば、ポリメタルゲート電極47上に層間絶縁膜を堆積する工程等に伴う熱処理によって、SiGe層43は最終的には多結晶状態に変化する。

【0152】以上に説明したように、第4の実施形態によると、シリコン基板41上にゲート絶縁膜42を介してアモルファス状態のSiGe層43を成膜した後、SiGe層43にポロンをイオン注入し、その後、SiGe層43上に金属層44を堆積した後、SiGe層43及び金属層44をパターン化してポリメタルゲート電極47を形成する。このため、アモルファス状態のSiG 50

e層43にボロンがイオン注入されるので、ボロンの注入深さを十分に浅くすることができると共にチャネリングによるボロンのシリコン基板41に対する突き抜けを防止することができる。従って、ポリメタルゲート電極47を構成するSiGe層43にドープされたボロンが熱処理等によりシリコン基板41にしみ出す事態を防止でき、それによって、シリコン基板41中の不純物濃度の変化に起因する素子特性の変動を抑制することができる。また、SiGe層43は多結晶状態のときよりもアモルファス状態のときの方が表面モフォロジーが良好になるので、SiGe層43におけるゲート絶縁膜42との界面近傍の表面モフォロジーが良好になる結果、ゲート絶縁膜42の耐圧が向上する。

【0153】また、第4の実施形態によると、ポリメタルゲート電極47を構成するSiGe層43にポロンをドープするので、ポリメタルゲート電極47のVt調整能力を向上させることができる。

【0154】また、第4の実施形態によると、SiGe 層43におけるボロンの活性化率が、通常のポリシリコン膜等におけるボロンの活性化率と比べて高いため、ボロンがシリコン基板41にしみ出す事態をより確実に防止することができる。

【0155】ところで、一般に、ゲート電極を構成する 材料膜を形成してポロンを注入した後に該材料膜上にシ リコン窒化膜を堆積して熱処理(例えばゲート電極形成 後に行なわれる層間絶縁膜の堆積に伴う熱処理等)を行 なうと、シリコン窒化膜を堆積することなく熱処理を行 なう場合と比べて、ゲート電極を構成する材料膜中のポ ロンが半導体基板に著しくしみ出す。

【0156】それに対して、第4の実施形態においては、アモルファス状態のSiGe層43にポロンがイオン注入されるので、ポロンの注入深さを十分に浅くすることができると共にチャネリングによるポロンのシリコン基板41に対する突き抜けを防止することができる。従って、SiGe層43を有するポリメタルゲート電極47上にシリコン窒化膜46が堆積されていても、SiGe層43中のポロンが熱処理によりシリコン基板41にしみ出す事態を防止できる。

【0157】また、第4の実施形態によると、SiGe 層43を有するポリメタルゲート電極47上にシリコン酸化膜45を介してシリコン窒化膜46が堆積されているため、SiGe層43中のポロンが熱処理によってシリコン基板41にしみ出す事態をより確実に防止することができる。

【0158】尚、第4の実施形態において、SiGe層43にポロンをイオン注入したが、これに代えて、リンをイオン注入(例えば注入エネルギー10keV、ドーズ量5×10''/cm')してもよいし、又はポロン及びリンをイオン注入してもよい。また、SiGe層43の成膜後にイオン注入を用いてSiGe層43にポロン

又はリン等をドープする代わりに、SiGe層43の形成時にSi供給源ガス及びGe供給源ガスと共にボロン若しくはリン等を含むガス(例えばB,H.等)を用いてボロン若しくはリン等を含むSiGe層43を成膜してもよいし、又は、SiGe層43の成膜後に例えばPH,等の熱拡散を用いてSiGe層43にボロン若しくはリン等をドープしてもよい。

【0159】また、第4の実施形態において、SiGe 層43に対するポロン等のドープを省略してもよい。具体的には、ポリメタルゲート電極47を構成するSiG 10 e層43中のGe濃度を調整することによりバンドギャップを変化させることができるため、SiGe層43に対してポロン等のドープを行なうことなく、ポリメタルゲート電極47のVt調整能力を向上させることができる。その結果、本実施形態をデュアルゲートの形成に応用する場合にも、ポロン等の不純物のしみ出しを懸念する必要がない。また、SiGe層43をアモルファス状態で成膜する必要がなくなり、又はポロン等の不純物注入が終了するまでSiGe層43をアモルファス状態に保つ必要がなくなる。20

【0160】また、第4の実施形態において、SiGe 層43を成膜する工程でSi供給源ガスとGe供給源ガスとの混合比率を経時変化させることによって、SiGe 層43の下面近傍部分でのGe濃度を、SiGe層43の下面近傍部分以外の他の部分でのGe濃度と比べて低くすることが好ましい。このようにすると、ポリメタルゲート電極47のVt調整能力の劣化を抑制しつつ、ゲート絶縁膜42の耐圧低下若しくは特性変動を防止することができる。

【0161】また、第4の実施形態において、ポリメタ 30 ルゲート電極47におけるSiGe層43と金属層44 との間に上部シリコン層を形成してもよいし、ポリメタルゲート電極47におけるSiGe層43の下に下部シリコン層を形成してもよい。

【0162】また、第4の実施形態において、金属層44上にシリコン酸化膜45 (例えば膜厚50nm程度)及びシリコン窒化膜46 (例えば膜厚100nm程度)を形成したが、これに代えて、金属層44上にシリコン窒化膜46 (例えば膜厚150nm程度)のみを形成してもよい。

【0163】(第5の実施形態)以下、本発明の第5の 実施形態に係る半導体装置及びその製造方法について、 図面を参照しながら説明する。

【0164】第5の実施形態に係る半導体装置の製造方法の特徴は、第1~第4の実施形態に係る半導体装置の製造方法のいずれかを用いて、デュアルゲートCMOSFETを形成することである。

【0165】図10(a)、(b)は第5の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。

【0166】まず、図10(a)に示すように、シリコン基板51の表面部に索子分離52により区画されたn型半導体領域51a及びp型半導体領域51bを形成する。

【0167】次に、第1~第4の実施形態に係る半導体装置の製造方法のいずれかを用いて、図10(b)に示すように、n型半導体領域51aの上にゲート絶縁膜53を介して、例えばボロン等のp型不純物がドープされたSiGe層を有するp+ゲート電極54aを形成すると共に、p型半導体領域51bの上にゲート絶縁膜53を介して、例えばリン等のn型不純物がドープされたSiGe層を有するn+ゲート電極54bを形成する。

【0168】その後、図示は省略しているが、n型半導体領域51aにp型不純物拡散層からなるソース領域及びドレイン領域を形成すると共に、p型半導体領域51bにn型不純物拡散層からなるソース領域及びドレイン領域を形成することによって、pチャネルMOSFETとnチャネルMOSFETとが並置されたデュアルゲートCMOSFETを形成する。

② 【0169】ところで、デュアルゲートCMOSFET の形成において一般に問題となるのは、デュアルゲート CMOSFETのうちのpチャネルMOSFETのp+ ゲート電極にドープされたポロンが半導体基板にしみ出 すことである。

【0170】それに対して、第5の実施形態によると、第1~第4の実施形態に係る半導体装置の製造方法のいずれかを用いて、デュアルゲートCMOSFETのうちのpチャネルMOSFETのp+ゲート電極54aを形成するため、p+ゲート電極54aにドープされたボロン等の不純物がシリコン基板51にしみ出す事態を防止でき、それによって、シリコン基板51中の不純物濃度の変化に起因する素子特性の変動を抑制することができる。

【0171】また、第5の実施形態によると、第1~第4の実施形態に係る半導体装置の製造方法のいずれかを用いて、デュアルゲートCMOSFETのうちのnチャネルMOSFETのn+ゲート電極54bを形成するため、n+ゲート電極54bにドープされたリン等の不純物がシリコン基板51にしみ出す事態を防止でき、それ40によって、シリコン基板51中の不純物濃度の変化に起因する索子特性の変動を抑制することができる。

【0172】尚、第5の実施形態において、p+ゲート電極54aを構成するSiGe層に対するボロン等のドープを省略してもよい。具体的には、SiGe層のGe濃度を調整することによりバンドギャップを変化させることができるため、SiGe層に対してボロン等のドープを行なうことなく、p+ゲート電極54aのVt調整能力を向上させることができる。同様に、第5の実施形態において、n+ゲート電極54bを構成するSiGe 層に対するリン等のドープを省略してもよい。すなわ

ち、第5の実施形態によると、p+ゲート電極54a又はn+ゲート電極54bに不純物をドープする必要がなくなる。従って、p+ゲート電極54a又はn+ゲート電極54bを構成するSiGe層におけるGe濃度を調整するだけで、不純物のシリコン基板51に対する突き抜け又はしみ出しを防止しつつ、デュアルゲートCMOSFETを簡単に形成することができる。

【0173】また、第5の実施形態において、第1~第4の実施形態に係る半導体装置の製造方法のいずれかを用いて、p+ゲート電極54a及びn+ゲート電極54 10 bを形成したが、これに代えて、第1~第4の実施形態に係る半導体装置の製造方法のいずれかを用いて、p+ゲート電極54a及びn+ゲート電極54bのうちのいずれか一方のみを形成してもよい。

[0174]

【発明の効果】本発明によると、不純物の注入深さを十分に浅くすることができると共にチャネリングによる不純物の半導体基板に対する突き抜けを防止することができるため、ゲート電極にドープされた不純物が熱処理等により半導体基板にしみ出す事態を防止でき、それによ20って、半導体基板中の不純物濃度の変化に起因する素子特性の変動を抑制することができる。

【0175】また、本発明によると、ゲート電極を構成するシリコンゲルマニウム層中のゲルマニウム濃度を調整してバンドギャップを変化させることにより、ゲート電極のしきい値電圧調整能力を向上させることができる。このため、ゲート電極に不純物をドープする必要がなくなるので、ゲート電極から半導体基板への不純物のしみ出しに起因して素子特性が変動する事態を確実に回避することができる。

【図面の簡単な説明】

【図1】(a)~(d)は本発明の第1の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。

【図2】本発明の第1の実施形態に係る半導体装置における、SiGe層の膜厚の変化に伴うゲート電極のフラットパンド電圧の変化の様子を示す図である。

【図3】(a) は本発明の第1の実施形態の変形例に係る半導体装置における、SiGe層中のGe濃度が深さ方向に連続的に変化する様子を示す図であり、(b) は本発明の第1の実施形態の変形例に係る半導体装置にお40ける、SiGe層中のGe濃度が深さ方向に不連続的に変化する様子を示す図である。

【図4】(a)~(d)は本発明の第2の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。

【図5】(a)~(d)は本発明の第2の実施形態の変形例に係る半導体装置の製造方法の各工程を示す断面図である。

【図6】(a)~(c)は本発明の第3の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。

【図7】(a)~(e)は本発明の第3の実施形態の変形例に係る半導体装置の製造方法の各工程を示す断面図である。

【図8】本発明の第3の実施形態の変形例に係る半導体 装置の断面図である。


【図9】(a)~(e)は本発明の第4の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。

【図10】(a)、(b)は第5の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。


【図11】従来の半導体装置の断面図である。

【符号の説明】


- 11 シリコン基板
- 12 ゲート絶縁膜
- 13 SiGe層
- 14 Si層
- 15 ゲート電極
- 21 シリコン基板
- 22 ゲート絶縁膜
- 23 下部Si層
- 24 SiGe層
- 25 上部Si層
- 26 ゲート電極
- 31 シリコン基板32 ゲート絶縁膜
- 33 SiGe層
- 34 ゲート電極
- 35 不純物拡散層
- 30 36 シリコン酸化膜
 - 37 シリコン窒化膜
 - 37A サイドウォール
 - 4.1 シリコン基板
 - 42 ゲート絶縁膜
 - 43 SiGe層
 - 4.4 金属層
 - 45 シリコン酸化膜
 - 46 シリコン窒化膜
 - 47 ポリメタルゲート電極
 - 10 51 シリコン基板
 - 51a n型半導体領域
 - 51b p型半導体領域
 - 52 索子分離
 - 53 ゲート絶縁膜
 - 54a p+ゲート電極
 - 54b n+ゲート電極




BEST AVAILABLE COPY



BEST AVAILABLE COPY





フロントページの続き

F 夕一ム(参考) 4M104 AA01 BB01 BB38 BB40 CC05 DD04 DD26 DD43 DD55 DD63 DD78 EE17 FF13 GG09 GG10 HH10 5F040 DA06 DA19 DB03 EC01 EC04 EC05 EC07 EC11 EC12 FA05 FA07 FA10 FA12 FC11 5F048 AA07 AA09 AC03 BB04 BB12 BB14 BC06 BE03 BG12 DA25 DA27 DA30